التطوير والتقييم المقارن لمنهجية التوصيل البيني المبتكرة للناقل للأنظمة القائمة على الرقائق القابلة للبرمجة

الملخص

الملخص

أدى التعقيد المتزايد لتصميمات انظمة الشرائح القابلة للبرمجة System-on-Programmable-Chip (SoPC) إلى تحديات كبيرة في إنتاجية التصميم. حيث يؤثر إنشاء وتصميم واجهة SoPC بشكل كبير على أداء النظام واستهلاك الطاقة. تقدم هذه الورقة لمحة عامة عن ناقلات النظام الرقمي السائدة، وتستكشف العديد من هياكل ناقلات، وتقدم تركيبة ناقلات جديدة. بالإضافة إلى ذلك، تقدم وحدة تحكم في الناقلات تسهيل معاملات وحدة مسار البيانات. يعد تنفيذ هندسة الناقلات القائمة على ثلاث محاورTri-State Buses مفيدًا للتصميمات الكبيرة والمتكاثفة. ومع ذلك، نظرًا للقيود المفروضة على رقائق مصفوفة البوابات القابلة للبرمجة FPGA فيما يتعلق بثلاثية الناقلات الكبيرة، تم اقتراح هيكل الناقلات الجديد متعدد الإرسال ووحدة تحكم. يتضمن هذا البحث تصميم وتنفيذ ومحاكاة الوحدات الأساسية لنظام الناقلات القائم على الإرسال المتعدد باستخدام لغة وصف الأجهزة Verilog HDL. وإجراء المقارنات مع نظام الناقلات الثلاثي. أن الناقل المقترح في هذا البحث القائم على الإرسال المتعدد يحقق سرعة أعلى، وتبديد طاقة أقل، ومرونة معززة في التوقيت، وقدرات اختبار محسنة. الناقلات المقترحة مناسبة لـ FPGA وغيرها من الرقائق القابلة للبرمجة التي تتطلب ناقلات عالية السرعة ومنخفضة الطاقة. في تصميم SoPC، يتم تفضيل الناقلات القائمة على الإرسال المتعدد نظرًا لتسهيل استعمال الناقلات الثلاثية. علاوة على ذلك، تفضل الدوائر المتكاملة الخاصة بالتطبيقات الناقلات الداخلية القائمة على الإرسال المتعدد بسبب تحديات التوقيت واستهلاك الطاقة المرتبطة الناقلات القائمة على ثلاث حالات.