قسم هندسة الحاسوب

المزيد ...

حول قسم هندسة الحاسوب

أنشئ قسم هندسة الحاسوب في أواخر عام 1978م، كأحد أقسام كلية الهندسة النووية والإلكترونية آنذاك واستقبل أول مجموعة من طلابه عام 1979م، ويهتم تخصص هندسة الحاسب بعمليات التحليل والتصميم للنظم الالكترونية الرقمية والتماثلية وتطبيقاتها الهندسية والعلمية المختلفة. يتعلم الطالب بقسم الحاسوب خلال دراسته طرق تصميم واختبار النظم الالكترونية الرقمية والتماثلية والتحكم الآلي والمعالجات الدقيقة وكذلك شبكات الحاسب ونظم المعلومات وآخر التقنيات في مجال الحاسوب ونظم المعلومات والاتصالات. ويتولى تسيير البرنامج العلمي والبحثي بالقسم أكثر من 24 عضو هيئة تدريس في تخصصات مختلفة. وينعكس التطبيق العملي للمحاضرات النظرية من خلال التجارب المعملية التي يجريها الطالب حيث يتوفر لدى القسم العديد من المعامل المجهزة تجهيزاً حديثاً تغطى تخصصات مختلفة منها الدوائر الإلكترونية والمنطقية والبرمجيات والمعالجات الدقيقة والتحكم الآلي وشبكات الحاسب والقياسات والاتصالات.

ان الاتجاه العلمي لقسم هندسة الحاسب يرتكز على التصميم و التطبيق وإيجاد الحلول الملائمة للمشاكل التي تحتاجها مؤسسات الدولة. وخريج قسم هندسة الحاسب من مهام عمله وضع المواصفات لأجهزة الحاسبات وإعطاء الاستشارات الفنية لاختيار الأصلح منها وكذلك الإشراف على تركيبها وتشغيلها وإعداد التجهيزات الفنية اللازمة لها وتصميم وتطوير شبكات الحاسبات ومن ثم إدارتها, ومن واجباتـه أيضا المساهمة في تصميم الحاسبات الإلكترونية وشبكاتها والأجهزة الإلكترونية التي تعتمد عليها وتصميم نظم المعالجات الدقيقة وأنظمة التحكم.

حقائق حول قسم هندسة الحاسوب

نفتخر بما نقدمه للمجتمع والعالم

26

المنشورات العلمية

28

هيئة التدريس

240

الطلبة

0

الخريجون

البرامج الدراسية

بكالوريوس - هندسة الحاسوب

يمضي الطالب خلال دراسته بالمرحلة الجامعية بالقسم قرابة الثمانية فصول دراسية يتلقى العديد من المحاضرات والتجارب العملية في المقررات الهندسية ألتخصصيه الإجبارية ...

التفاصيل

من يعمل بـقسم هندسة الحاسوب

يوجد بـقسم هندسة الحاسوب أكثر من 28 عضو هيئة تدريس

staff photo

د. يوسف عمران رمضان قدورة

د. يوسف عمران قدورة هو احد اعضاء هيئة التدريس بقسم هندسة الحاسوب بكلية الهندسة - جامعة طرابلس بدء العمل بالجامعة سنة 2004 كمساعد محاضر ، اكمل الدكتوراه عام 2012 وتحصل على درجة استاذ مشارك سنة 2021. يقوم بتدريس عدة مقرارات بالقسم وله العديد من المنشورات العلمية في مجال تخصصه

منشورات مختارة

بعض المنشورات التي تم نشرها في قسم هندسة الحاسوب

University of Tripoli’s Real-Time Density-Based Traffic Light Controller on FPGA (Journal)

The university of Tripoli encounters today’s mobility challenges such as increased traffic and congestion. This paper presents a real-time density-based traffic light controller system. The system ensures saving time for faculties, students, and employees by reducing congestion within the university campus. Real-time traffic density is detected using an array of display screens and infrared (IR) sensors placed on each four-way intersection. The display screens provide information on road congestion to show the right way to enter or exit the campus. The system continues monitoring the data coming from display screens and IR sensors and provides real-time traffic. in case of emergencies, the system gives the priority to emergency vehicles using radio frequency identification (RFID). In this research work, the basic modules of the proposed real-time density-based traffic light controller system are designed and simulated with Verilog Hardware Description Language (HDL) and implemented on Cyclone IV GX field-programmable gate arrays (FPGA). This design will contribute to the stabilization and optimization of the traffic at the University of Tripoli campus.
Mohamed Muftah Eljhani(9-2022)
Publisher's website

Reduced Instruction Set Computer Design on FPGA (Conference)

The main purpose of this paper is to design, verify and implement 16_bit RISC (Reduced Instruction Set Computer) processor that can be used for many embedded applications. The basic modules of this processor are programmed and simulated using Verilog HDL (Hardware Description Language), and implemented on Cyclone IV FPGA (Field Programmable Gate Arrays). Compared with general CPU it is not merely simplified the instruction set system but also make the computer structure simpler and more rational through simplifying the instruction system. Thus, the operating speed is highly improved. RISC adopts hardwire logic instead of micro-program control to realize its sequential control signals. The speed of control sequence generated is much faster than using micro-program control because it has saved the time of fetching microinstruction. The philosophy of RISC design presented here favors a smaller and simpler set of instructions. Those instructions take the same amount of time to execute. The philosophy of our design architecture was to keep the instruction set very simple. This in turn implies that addressing modes supported by instruction set a further streamlined compared to CISC (Complex Instruction Set Computer) architectures. Avoiding such addressing modes must be kept to minimum, which leads to the instructions that can be executed effectively in eight clock cycles.
Mohamed Muftah Eljhani(6-2021)
Publisher's website

Front-end of Wake-Up-Word Speech Recognition System Design on FPGA (Dissertation)

A typical speech recognition system is push button operated (Push-to-talk), which requires hand movement and hence mixed multi-modal interface. However, for disabled patients and those who use hands-busy applications (e.g., where the user has objects to manipulate or device to control while asking for assistance from another device) movement may be restricted or impossible. The only alternative is to use Speech Only Interface. The method that is being proposed is called Wake-Up-Word Speech Recognition (WUW-SR). A WUW-SR system would allow the user to operate (activate) many systems (Cell phone, Computer, Elevator, etc.) with speech commands instead of hand movements. This work defines a new front-end paradigm of the Wake-Up-Word Speech Recognition on Field Programmable gate Arrays (FPGA). The-State-Of-The-Art Front-end of WUW-SR system is based on three different subsystems that produce three sets of features: (1) Mel-frequency Cepstral Coefficients (MFCC), (2) Linear Predictive Coding Coefficients (LPC), and (3) Enhanced Mel-frequency Cepstral Coefficients (ENH_MFCC). These extracted features are then compressed and transmitted to the server via a dedicated channel, where subsequently they are decoded. These features are decoded with corresponding Hidden Markov Models (HMMs) in the back-end stage of the WUW-SR. In the WUW-SR system, the front-end processor is located at the terminal (e.g. Mobile phone) which is typically connected over a data network to remote back-end recognition (e.g., server). WUW’s front-end can be added to any hand-held electronic device compatible with WUW-SR and command (activate) it by using our voice only (no push to talk as is presently done). WUW’s front-end is designed, and implemented in Altera DSP development kit with Cyclone III FPGA as a portable system acting as a processor that is capable of computing three different sets of features at a much faster rate than software. It is cost effective, consumes very little power, and it is not limited by having to operate on a general-purpose computer so it can be used on any portable device.
Mohamed Muftah Eljhani(2-2015)
Publisher's website